Гонка аппаратных ускорителей искусственного интеллекта в 2026 году окончательно перешла из плоскости маркетинговых заявлений в войну плотности компоновки, термопакетов и пропускной способности интерконнекта. Китайский телекоммуникационный гигант бросил прямой вызов монополии «зеленого гиганта», выпустив тензорный процессор Ascend 910C на базе архитектуры Da Vinci v2. Это решение способно выдавать до 800 TFLOPS в вычислениях половинной точности (FP16/BF16) и комплектуется 128 ГБ памяти HBM с пропускной способностью 3,2 ТБ/с, напрямую конкурируя с флагманскими платформами уровня NVIDIA H100.

Я, Алексей Николаев, более двух десятилетий погружен в прикладную инженерию сложных технических систем, анализ микроэлектроники и промышленную схемотехнику. Сегодня мы без рекламного шума разберем кремниевую базу, реальную физику кристаллов, компромиссы топологии SMIC N+2 и вычислительный стек CANN, чтобы понять, насколько сократился технологический разрыв между Шэньчжэнем и Санта-Кларой.

Анатомия кремния: чиплетная компоновка и физика ограничений

Ключевая проблема, с которой столкнулись инженеры HiSilicon при проектировании Ascend 910C, — невозможность использования литографических сканеров экстремального ультрафиолета (EUV). В то время как архитектуры NVIDIA Hopper и Blackwell строятся на кастомных техпроцессах TSMC 4N/4NP с шагом металлизации менее 40 нанометров, китайская сторона опирается на возможности фабрик SMIC и процесс класса 7-нм (N+2) с глубоким ультрафиолетом (DUV) и технологией многократного экспонирования (SAQP — Self-Aligned Quadruple Patterning).

Чтобы компенсировать физический лимит плотности размещения транзисторов на одном кристалле, Huawei перешла на дуальный чиплетный дизайн. Ascend 910C представляет собой массивную 2.5D-сборку, объединяющую два вычислительных кристалла (compute dies) площадью около 400 мм² каждый, соединенных через кремниевый мост-интерпозер. По периметру вычислительных блоков размещены стеки памяти High Bandwidth Memory (HBM) суммарным объемом 128 ГБ. Это позволило обойти предел фотошаблона (reticle limit) и получить суммарную матричную мощность, приближающуюся к уровню NVIDIA H100 SXM5 в задачах плотного матричного умножения GEMM (General Matrix Multiply).

Однако законы термодинамики обойти невозможно. Специфика 7-нм узла с более высоким током утечки диктует тепловыделение (TDP) на уровне 600 Вт при плотных вычислениях, в то время как 4-нм решение от конкурентов достигает аналогичной производительности при заметно меньших затратах энергии на одну операцию. Для питания такого кристалла требуются многофазные импульсные преобразователи VRM с частотой переключения свыше 800 кГц и жидкостные контуры охлаждения с прямым контактом теплораспределительной пластины.

Сравнение характеристик: Huawei Ascend 910C против NVIDIA H100 SXM5

Для объективной инженерной оценки сведем аппаратные спецификации обоих серверных ускорителей в единую таблицу без учета искусственной разреженности (dense compute):

Стек CANN против экосистемы CUDA: битва компиляторов

В серверном сегменте «железо» решает лишь половину задачи. Главное преимущество NVIDIA на протяжении 15 лет заключалось в монополии экосистемы CUDA. Любой инженер знает: если алгоритм внимания FlashAttention или деквантование весов AWQ не поддерживаются на аппаратном уровне ядрами компилятора, вычислительные блоки простаивают, а реальная утилизация (MFU — Model Flops Utilization) падает с теоретических 60% до плачевных 15–20%.

Huawei парирует это развитием собственного фреймворка CANN (Compute Architecture for Neural Networks). В последних версиях CANN архитектурный разрыв удалось существенно сократить за счет автоматических графовых оптимизаторов и прямой интеграции с PyTorch через прослойку torch_npu. Векторные инструкции 3D Cube Core внутри Da Vinci v2 оптимизированы под параллельное перемножение матриц 16x16x16 за один такт. Это дает колоссальное преимущество при инференсе современных моделей со сложной структурой Mixture of Experts (MoE), где критически важна локализация весов в видеопамяти без постоянного сброса по шине PCI-Express.

Друзья, мы наблюдаем фундаментальный тектонический сдвиг: однополярный мир высокопроизводительных микрочипов окончательно уходит в прошлое, уступая место жесткому инженерному соперничеству открытых стандартов и параллельных экосистем.

Telegram-канал NixxonTech

Кластерная архитектура CloudMatrix: масштабирование в стойках

Одиночный ускоритель не обучает базовые модели с триллионами параметров. Победа в ИИ-гонке куется на уровне межузлового интерконнекта. Чтобы нивелировать 20–30% отставания единичного кристалла от топовых американских решений, инженеры из Шэньчжэня спроектировали кластерную платформу CloudMatrix.

В стойках CloudMatrix объединяются сотни чипов 910C с помощью кастомной оптической коммутации и протоколов RDMA поверх конвергентного Ethernet (RoCE v2). Суммарная пропускная способность внутренней фабрики масштабирования позволяет суперкомпьютерным узлам работать как единый виртуальный вычислитель. В задачах инференса больших языковых моделей масштаба DeepSeek R1 связка из 128 ГБ скоростной памяти на каждом чипе дает возможность загружать массивные квантованные веса без необходимости дробления контекста на чрезмерное количество микросерверов. Это снижает сетевые задержки (latency jitter) при генерации первого токена (TTFT).

Слабые места и барьеры масштабирования

Несмотря на колоссальный инженерный рывок, перед архитектурой Ascend стоят два серьезных барьера:

• Процент выхода годных кристаллов (Yield Rate): Мультиэкспонирование на литографах DUV приводит к накоплению геометрических дефектов на кремниевой пластине. Себестоимость производства двухчиплетного модуля 910C остается высокой, а объемы выпуска ограничены доступностью стеков HBM.
• Портирование кастомных CUDA-ядер: Несмотря на прогресс CANN, нестандартные слои нейросетей, написанные на низкоуровневом Triton или сыром C++/CUDA, требуют ручной перекомпиляции и отладки регистровых файлов под архитектуру Da Vinci.

Частые вопросы

Может ли Huawei Ascend 910C полностью заменить NVIDIA H100 в обучении LLM?

В задачах полномасштабного предобучения (pre-training) моделей на триллионы токенов H100 по-прежнему удерживает преимущество за счет зрелости библиотек Megatron-LM и прямого стека NVLink 4. Однако при дообучении (fine-tuning) и в задачах инференса связка Ascend 910C с памятью 128 ГБ демонстрирует паритет и часто выигрывает по удельной стоимости развертывания. Какой техпроцесс используется в чипах Ascend 910C?

Используется доработанный 7-нанометровый технологический процесс класса N+2 контрактного производителя SMIC. Он базируется на глубоком ультрафиолете (DUV) с многопроходной литографией без использования западных EUV-инструментов. Сложно ли переносить код с CUDA на стек Huawei CANN?

Для стандартных моделей на PyTorch миграция проходит практически бесшовно благодаря библиотеке torch_npu. Трудности возникают только при наличии низкоуровневых самописных C++/CUDA-кернелов, требующих адаптации под микрокод ядер Cube Core. Почему для ИИ так важен объем памяти 128 ГБ в Ascend 910C?

Современные модели архитектуры Mixture of Experts (MoE) требуют огромного объема видеопамяти для удержания активируемых экспертов. 128 ГБ позволяют разместить контекст модели целиком в рамках одного узла без выгрузки данных через узкие шины, снижая задержку генерации ответов. Каково реальное энергопотребление серверов на базе чипов Huawei?

Из-за использования 7-нм узла тепловыделение кристалла составляет около 600 Вт. Высокоплотные стойки CloudMatrix требуют развитой инфраструктуры водяного охлаждения с теплообменниками жидкость-жидкость (CDU).

А чтобы оставаться в контексте технологий и автоматизации — подключайтесь к сообществу: Telegram-канал NixxonTech